

## ارائه‌ی الگوریتم نوین ساده‌سازی DCVS بر پایه‌ی قانون جدید تزویج سطوح

امید کاوه‌ای (دانشجوی دکتری)  
کیوان ناوی (استادیار)  
تورج نیکوبین (دانشجوی دکتری)  
دانشکده‌ی مهندسی برق و کامپیوترا، دانشگاه شهید بهشتی


در این نوشتار روشی نوین برای ساده‌سازی درخت پایین بر که نقش بسیار اساسی در پیاده‌سازی منطق تقاضلی دارد پیشنهاد خواهد شد. این الگوریتم بر قانون جدید تزویج سطوح، که از قابلیت ساده‌سازی بیشتری برخوردار است، مبتنی است. الگوریتم ارائه شده، با استفاده از این قانون و ترکیب آن با قوانین پیشین، روشی نوین برای طراحی شبکه‌ی درخت پایین بر معرفی می‌کند. در بیان الگوریتم پیشنهادی، برای نخستین بار از بیان ماتریس‌گونه‌ی رابطه بین ترتیب ورودی‌های و متغیرهای کنترلی در یک نمودار تصمیم‌گیری استفاده شده است. با بهکارگیری این روش می‌توان به میزان قابل توجهی سرعت و فضای اشغالی را بهبود بخشید. نتایج حاصل از اعمال الگوریتم پیشنهادی روی برخی از مدارات benchmark نشان‌دهنده‌ی بهبود چشمگیر در کاهش تعداد گره بهکار رفته در پیاده‌سازی مدارات است.

$f$  را مهیا می‌سازند. این قفل توسط شبکه‌یی از ترانزیستورهای nFET که از آن به عنوان درخت DCVS نام می‌بریم فعال می‌شود. در این شبکه که در ادامه به روش‌های موجود طراحی آن اشاره خواهیم کرد، مسیرهایی باید وجود داشته باشند که بتوانندتابع مورد نظر و مکمل آن را توسط شبکه pFET پیاده‌سازی کنند. به عبارت دیگر وقتی مسیر خروجی  $f$  ما از طریق مسیری در درخت DCVS به زمین متصل می‌شود، خروجی  $f$  ما صفر منطقی خواهد شد. همین عمل باعث فعال شدن pFET مقابله شده و مسیری از تغذیه به خروجی  $f$  متصل خواهد شد، و در این خروجی یک منطقی دیده می‌شود. به عبارت بهتر اگر یک خروجی صفر منطقی شود، عمل قفل کردن خروجی مقابله را کنترل خواهد کرد.

۱. مقدمه شبکه‌ی nFET یا پایین بر نقش بسیار مهمی در پیاده‌سازی مدارات منطق تقاضلی ایفا می‌کند. به عنوان مثال منطق DCVS<sup>۱</sup> روشی است برای طراحی مدارات CMOS که از مزایای بسیار زیادی برخوردار است از میان عمدترين اين مزایا می‌توان به کاهش تأخیر مدار، چگالی چيدمان بالاتر، مصرف توان کمتر و انعطاف‌پذیری منطقی بيشتر اشاره کرد. درخت DCVS پایه‌ی بسیاری از مدارات منطقی دو ریلی از قبیل nFET<sup>۲</sup>، SSDL<sup>۳</sup>، DDCVS<sup>۴</sup>، ECDL<sup>۵</sup> و ... تلقی می‌شود.<sup>[۸-۱]</sup> ساختار کلی یک مدخل<sup>۶</sup> بر پایه‌ی منطق DCVS در شکل ۱ نشان داده شده است. این ساختار دو ترانزیستور pFET را شامل می‌شود که به صورت ضربدری و از طریق مدخل و زه<sup>۷</sup> به یکدیگر متصل‌اند و تشکیل یک قفل<sup>۸</sup> را می‌دهند که خروجی‌های  $f$  و

## ۲. روش‌های طراحی درخت DCVS ۲.۱. منطق AOI/OAI

یکی از روش‌های طراحی درخت nFET روشی است مبتنی بر استفاده از فرم‌های منطقی AOI یا OAI، که در آن به منظور پیاده‌سازی یک ساختار دوریلی می‌باشد ابتدا توسط قانون دمورگان هر دو تابع  $f$  و  $\bar{f}$  را به دست آورد و سپس هر یک از آنها را به صورت کاملاً جداگانه پیاده‌سازی کرد. در این روش از  $f$  و  $\bar{f}$  های جدول کارنو به منظور پیاده‌سازی تابع مورد نظر بهره می‌بریم. به عبارت دیگر در این روش تابع  $f$  و  $\bar{f}$  ساخته، و سپس به طور کاملاً مستقل از یکدیگر پیاده‌سازی می‌شوند. این روش به علت در نظر نگرفتن بخش‌های




شکل ۱. ساختار پایه‌ی یک مدخل در منطق DCVS.


متغیر ورودی  $A$  کنترل می‌شود، تمامی زوج‌های کنترلی  $1^{\circ}$  در نظر گرفته شده‌اند، که  $4^{\circ}$  زوج کنترلی از این نوع را شامل می‌شوند. سطح دوم نیز که توسط  $B$  کنترل می‌شود، دارای دو زوج  $1^{\circ}$  است که هر کدام به دو زوج سطح اول متصل‌اند؛ در سطح سوم نیز تنها یک زوج  $1^{\circ}$  وجود دارد و آن هم به عنوان ورودی دوگره سطح دوم اختیار می‌شود؛ این سطح توسط متغیر ورودی  $C$  کنترل می‌شود. ساختار مذکور پیاده‌سازی تابع موردنظر را نشان می‌دهد. در نتیجه در سطح اول درخت ورودی‌ها ( $1^{\circ}$  و  $1^{\circ}$  های تابع) در جدول صحبت خواهند بود. همان‌طور که در شکل ۳ ملاحظه می‌کنید، این ساختار با در نظر گرفتن وضعیت کنترل‌ها و ورودی‌ها از قابلیت کاهش تعداد بلوك نیز برخوردار است.

این قابلیت طی دو قانونی که در ادامه آمده است بررسی خواهد شد. قانون اول ساده‌سازی درخت nFET براساس رابطه (۱-۲) تشریح، و در شکل  $4^{\circ}$  نمایش داده شده است. طبق این قانون، گرهی که هر دو ورودی آن یکسان باشد، گرهی است که تأثیری در عملکرد درخت ندارد و قابل حذف است. [۲۱]


$$u = \bar{A}.a + A.a = (A + \bar{A}).a = a \quad (1-2)$$



شکل ۲. ساختار بلوك پایه در درخت DCVS.



شکل ۳. ساختار عمومی درخت تابع سه ورودی (و در اینجا تابع خاص).



شکل ۴. حذف یک چفت nFET.

مشترک و یکسان در طراحی تابع  $f$  و  $\bar{f}$  از نظر طراحی بسیار ابتدایی و ساده است. [۲]

## ۲.۲. درخت منطقی ساخت یافته

در شیوه‌ی طراحی ساخت یافته‌ی درخت nFET [۱۶] از جدول تابع به عنوان پایه‌ی برای طراحی درختی که از قابلیت پیاده‌سازی  $f$  و  $\bar{f}$  برخوردار است استفاده می‌شود. در روش قبلی چون هر شاخه به صورت کاملاً مجزا ساخته می‌شود، اشتراک‌های موجود در پیاده‌سازی اصلاً در نظر گرفته نمی‌شود؛ به عبارت دیگر مدار دارای دو بخش جدا اما با اشتراک‌های احتمالی زیادی بود که در نظر گرفته نشده بودند. ولی در روش فعلی طراح می‌تواند در طرح خود امکان اشتراک ترانزیستورها را هم در نظر داشته باشد. این عمل ممکن است به کاهش پیچیدگی در طرح، کاهش فضای اشغالی و افزایش سرعت مدارات بینجامد. [۱۰ و ۹]


این روش را با ارائه‌ی مثالی توضیح خواهیم داد. جدول تابع  $f$  را در جدول ۱ مشاهده می‌کنید. در این جدول صحبت در سطحها، و متغیرهای ورودی به ترتیب ارزش از بالا به پایین قرار گرفته‌اند. [۱۱ و ۳]

متغیرهای ورودی دنباله‌های کاملاً مشخصی دارند. به طور منطقی یک ورودی که با «۱» نشان داده شده یعنی خود متغیر ورودی و یک ورودی که با «۰» نشان داده شده است یعنی مکمل متغیر ورودی. به منظور پیاده‌سازی این درخت نیاز از nFET‌هایی با چشممه‌های متصل (شکل ۲ الف) استفاده می‌کنیم و آن را با بلوكی که در شکل ۲ ب آمده نشان می‌دهیم.

یکی از ترانزیستورها توسط ورودی، و دیگری توسط مکمل آن کنترل می‌شود. هر ترانزیستور زههای مجزایی دارد که به  $a$  و  $b$  متصل است. هر کدام می‌توانند صفر یا یک، و یا خروجی طبقات بالاتر باشند. این ساختار تنها یک خروجی به نام  $u$  دارد. طرز محاسبه‌ی  $u$  برحسب کنترل‌ها هم در شکل ۲ الف آمده است. به عبارت بهتر، ساختار شکل ۲ به طور کلی بیانگر یک تقویت‌کننده‌ی ۲ در ۱ است. همان‌طور که در شکل ۲ ب مشاهده می‌شود، سمتی که علامت آن (-) است توسط  $\bar{x}$ ، و سمتی که علامت آن (+) است توسط  $x$  کنترل می‌شود. شکل ۳ نمایانگر حال تابع  $f$  را با این ساختار پیاده‌سازی می‌کنیم. شکل ۳ نمایانگر پیاده‌سازی این تابع توسط دنباله‌ی از این بلوك‌ها است؛ از بالا به پایین مسیرهای تابع و مکمل تابع در نظر گرفته شده‌اند. در سطح اول که با

جدول ۱. جدول صحبت تابع خاص  $f$

|  | ۱ | ۱ | ۰ | ۰ | ۱ | ۰ | ۰ | ۱ | $f$ |
|--|---|---|---|---|---|---|---|---|-----|
|  | ۱ | ۰ | ۱ | ۰ | ۱ | ۰ | ۱ | ۰ | $A$ |
|  | ۱ | ۱ | ۰ | ۰ | ۱ | ۱ | ۰ | ۰ | $B$ |
|  | ۱ | ۱ | ۱ | ۱ | ۰ | ۰ | ۰ | ۰ | $C$ |



شکل ۸. ساختار کامل یک تابع پیاده‌شده توسط منطق DCVS.

مشاهده می‌کنید. چنان‌که در این ساختار شناس داده شده، ورودی‌های «۰» درخت، به خروجی  $f$  و ورودی‌های «۱» درخت به خروجی  $\bar{f}$  متصل می‌شوند؛ و این به‌خاطر عمل قفل‌کردن یا شبکه‌ی pFET است.

### ۳. الگوریتم نوین ساده‌سازی درخت

#### ۱.۳. مفاهیم اولیه‌ی به‌کار رفته در الگوریتم

در این قسمت به ارائه‌ی الگوریتمی نوین در طراحی انواع مدارات منطق تقاضی یا دوریلی خواهیم پرداخت، که نتیجه‌ی آن ساده‌تر شدن مدارات و درنتیجه کاهش فضای اشغالی و افزایش سرعت آنها است. در این الگوریتم از قانون جدیدی استفاده کرده‌ایم که در ابتدای این قسمت به آن اشاره خواهیم کرد. این قانون را که قانون تزویج نام نهاده‌ایم، به‌دلیل ترکیب با قوانین اول و دوم ساده‌سازی «قانون سوم ساده‌سازی» نیز می‌نامند. شکل ۹ به همراه رابطه‌ی (۱-۳) صراحتاً به چگونگی عملکرد این قانون روی وضعیت‌گره‌ها اشاره دارد.


ساده‌ترین حالت ۰ و ۱ باشند. به‌عبارت دیگر جمله‌ی فوق بیان‌گر این

به‌عبارت دیگر، ترانزیستورها در این حالت هیچ‌گونه عملیات منطقی انجام نمی‌دهند (غیر از عملیات عبور)، و درنتیجه می‌توان یکی از ورودی‌ها را به خروجی وصل کرد. این عمل را اصطلاحاً «اتصال کوتاه» نیز می‌نامند.


حال اگر دوگره در درخت باشند که ورودی‌های آنها نظیر به نظر یکسان و کنترل آنها نیز کاملاً مشابه باشد، می‌توان آن دوگره را معادل در نظر گرفت و طبق شکل ۵ با در نظر گرفتن یکی، دیگری را حذف کرد. این عمل را «قانون دوم ساده‌سازی» می‌نامند.<sup>[۲]</sup>

طبق شکل ۵  $u_2 = u_1$  است. با اجرای این قوانین روی درخت شکل ۳ می‌توان شاهد ساده‌سازی انجام گرفته بود (شکل ۶).


حال اگر تمامی بلوک‌ها را با معادل ترانزیستوری آنها جایگزین کنیم به شکل ۷ خواهیم رسید. پیاده‌سازی کامل این درخت، با منطق nFET را هم در شکل ۸ با اضافه شدن قفل به درخت




شکل ۵. حذف گره اضافی در درخت.



شکل ۶. ساده‌سازی درخت پس از اجرای قوانین اول و دوم.



شکل ۹. تزویج یک شاخه‌ی پایه از درخت DCVS نسبت به گره N.



شکل ۷. جایگزینی بلوک‌های پایه با ساختار ترانزیستوری.

همیشه پیاده‌سازی بهینه توسط یکی از ترتیب‌های مجموعه‌مرزی حاصل خواهد شد.<sup>[۱۵]</sup> البته بر این اثبات و سایر الگوریتم‌های گوناگون ارائه شده اصلاحاتی نیز صورت گرفته است.<sup>[۱۶، ۹، ۱۷]</sup> این ماتریس نسبت به قطر اصلی متقاض است. کمی پیشتر انواع درخت‌های موجود و مستقل را برای تابعی با سه کنترل بیان کردیم، در اینجا به روش بیان ماتریسی آنها خواهیم پرداخت:

$$\begin{pmatrix} A & B & C \\ B & C & A \\ C & A & B \end{pmatrix}_{3 \times 3}$$

به منظور بررسی ساده‌سازی در درخت می‌توان سطوح را یا ستون‌های ماتریس کنترل را به عنوان کنترل در نظر گرفت.

ویژگی‌های عمده‌یی که ماتریس کنترل برای ما ایجاد می‌کند، عبارت‌اند از:

۱. یک کنترل خاص به تمام سطوح اعمال می‌شود.
۲. از تکرار اعمال یک کنترل خاص به یک سطح جلوگیری می‌شود.
۳. درخت‌هایی کاملاً مستقل ایجاد می‌شوند که بهترین ترتیب اعمال کنترل‌ها را در بین خود دارند.

در کنار ماتریس کنترل ماتریس حالت را فرار می‌دهیم که شامل تمامی حالات ترکیبی کنترل‌ها است. از تأثیر ماتریس حالات روی ماتریس کنترل می‌توان به ماتریس ورودی‌ها دست یافت.

در زیر ماتریس حالات را که یک ماتریس  $m \times 2^m$  است، ملاحظه می‌کنید.

$$\begin{pmatrix} \circ & \circ & \dots & \circ \\ 1 & \circ & \dots & \circ \\ \circ & 1 & \dots & \circ \\ 1 & 1 & \dots & \circ \\ \circ & \circ & \dots & \circ \\ \vdots & \vdots & & \vdots \\ \circ & 1 & \dots & 1 \\ 1 & 1 & \dots & 1 \end{pmatrix}_{2^m \times m}$$

اثری که از آن صحبت کردیم دارای شکل ریاضی عملکرد قانون تزویج در مدار است. به عبارت دیگر، کار اصلی قانون تزویج سطوح جابه‌جا کردن ترتیب قرارگیری کنترل‌ها است. از تأثیر ماتریس حالات در ماتریس کنترل می‌توان به ترتیب قرارگرفتن ورودی‌های در هر کدام از درخت‌های مستقل (ترتیب کنترل‌ها) دست یافت. به بیان دقیق‌تر، نتیجه‌ی این اثر که ما آن را ماتریس ورودی‌ها نام نهاده‌ایم، در ستون  $\theta$  از مجموعه مرزی  ${}^0$  است. ثابت شده است که برای هر تابع  $f(x)$

نکته است که عمل تزویج فقط شاخه‌ی دودویی پایه را پوشش نمی‌دهد بلکه آن را روی هر گره و در هر سطحی (به جز اولین سطح) می‌توان اعمال کرد.

$$\begin{aligned} u &= \bar{B}(\bar{A}.a + A.b) + B(\bar{A}.c + A.d) = \bar{B}.\bar{A}(a) + \\ &\quad \bar{B}.A(b) + \bar{A}.B(c) + A.B(d) = \bar{A}(\bar{B}.a + B.c) + \\ &\quad A(\bar{B}.b + B.d) \end{aligned} \quad (1-3)$$

به طور مثال اعمال قانون تزویج روی گرهی در سطح سه، طبق رابطه‌ی (۲-۳) قابل ملاحظه است.

$$\begin{aligned} u_1 &= \bar{C}(\bar{B}(\bar{A}.a + A.b) + B(\bar{A}.c + A.d)) \\ &\quad + C(\bar{B}(\bar{A}.e + A.f) + B(\bar{A}.g + A.h)) \\ u_2 &= \bar{A}(\bar{B}(\bar{C}.a + C.e) + B(\bar{C}.c + C.g)) \\ &\quad + A(\bar{B}(\bar{C}.b + C.f) + B(\bar{C}.d + C.h)) \\ u_3 &= \bar{B}(\bar{C}(\bar{A}.a + A.b) + C(\bar{A}.e + A.f)) \\ &\quad + B(\bar{C}(\bar{A}.c + A.d) + C(\bar{A}.g + A.h)) \end{aligned} \quad (2-3)$$

بسیار ساده قابل اثبات است که:

$$u_1 = u_2 = u_3 = u$$

البته هر کدام از آنها به یک زیردرخت کاملاً متفاوت با دیگری اشاره دارد. اگر تابع سوئیچ ما به صورت  $F(A, B, C)$  تعریف شود، آنگاه این تابع دارای سه درخت کاملاً مستقل خواهد بود. به عبارت دیگر، اگر  $f$  یک تابع  $m$  متغیره (بیتی) باشد، آنگاه تعداد  $m$  درخت کاملاً مستقل از این درخت می‌توان داشت، طوری که همگی تابع  $F$  را پیاده‌سازی می‌کنند. طریقه‌ی پیدا کردن ترتیب قرارگیری کنترل‌ها در این درخت‌ها (که باعث تفاوت می‌شود) به صورت ماتریسی آمده است:

$$\begin{bmatrix} x_1 & x_2 & x_3 & \dots & x_m \\ x_2 & x_3 & \ddots & x_m & x_1 \\ x_3 & \ddots & x_m & x_1 & x_2 \\ \vdots & \ddots & \ddots & \ddots & \vdots \\ x_m & x_1 & x_2 & \dots & x_{m-1} \end{bmatrix}_{m \times m}$$

اگر به سطوح ستون این ماتریس که ما آن را «ماتریس کنترل» نام نهاده‌ایم توجه کنید، خواهید دید که در هر سطح و ستون تنها یکبار از یک کنترل خاص استفاده شده است و در ضمن تمامی ستون‌ها و سطرها، دارای تمامی کنترل‌ها هستند. به بیان دقیق‌تر، این ماتریس نمایشی دیگر از مجموعه مرزی  ${}^0$  است. ثابت شده است که برای هر تابع  $f(x)$

$$\begin{aligned}
 (*) & (\bar{\Phi}(\bar{\Psi}.\alpha + \Psi.\beta) + \Phi(\bar{\Psi}.\gamma + \Psi.\varphi)) \\
 & = (\bar{\Psi}(\bar{\Phi}.\alpha + \Phi.\gamma) + \Psi(\bar{\Phi}.\beta + \Phi.\varphi)) \\
 u & = \bar{A}(\bar{C}(\bar{B}.a + B.c) + C(\bar{B}.e + B.g)) \\
 & + A(\bar{C}(\bar{B}.b + B.d) + C(\bar{B}.f + B.h)) \\
 \Rightarrow & F(B, C, A)
 \end{aligned}$$

در ادامه به ارائه الگوریتمی برای استفاده از این قانون خواهیم پرداخت. هدف ما در این الگوریتم اثر دادن قانون تزویج روی درخت اولیه، و درنتیجه رسیدن به ترتیب‌های گوناگونی از کنترل‌ها است، به گونه‌ی که پس از عمل کردن قوانین اول و دوم ساده‌سازی بتوان به بهینه‌ترین ساده‌سازی دست یافت. مراحل انجام الگوریتم در شکل ۱۰ نشان داده شده است. درخت ورودی به این الگوریتم همانند الگوریتم قدیمی<sup>[۲۱]</sup> درخت دودویی اولیه‌ی است که توسط ترتیب کنترلی<sup>[۱۱]</sup> BBD به دست آمده است، و چیش کنترل‌های آن هم طبق یکی از ستون‌های ماتریس کنترل است. تعداد سطوحی که می‌توان عمل تزویج را روی آنها انجام داد، طبق رابطه‌ی زیر بیان می‌شوند ( $m$  برابر است با تعداد متغیرها (بیت‌ها)ی تابع).

$$(m - 1) = \text{تعداد سطوح با قابلیت تزویج}$$

تعداد گرهی هم که عمل تزویج در سطح  $i$  ام نسبت به آنها انجام می‌گیرد برابر است با:

$$(2^{m-i}) = \text{تعداد گره‌های مزدوج شده در سطح } i \text{ ام}$$

در رابطه‌ی فوق  $0 < i < m$  است، زیرا عمل تزویج برای گره‌های اولین سطح تعريف نمی‌شود. مقدار نهایی  $0$  هم برابر با تعداد سطوح تعريف شده در بالاست.

همانطور که در شکل ۱۰ ملاحظه می‌کنید، پس از به دست آوردن تمامی درخت‌های مستقل، قوانین اول و دوم ساده‌سازی را روی آنها پیاده می‌کنیم. سپس نتایج به دست آمده از انجام این عملیات را با یکدیگر مقایسه و ساده‌ترین آنها را به عنوان نتیجه‌ی نهایی الگوریتم

جدول ۲. چیش ورودی‌ها به ازاء ترتیب ورودی‌ها.

| C, A, B   | B, C, A   | A, B, C   | کنترل جایگاه ورودی |
|-----------|-----------|-----------|--------------------|
| $I_0 = 1$ | $I_0 = 1$ | $I_0 = 1$ | $In^0$             |
| $I_4 = 0$ | $I_2 = 0$ | $I_1 = 0$ | $In^1$             |
| $I_1 = 0$ | $I_4 = 0$ | $I_2 = 0$ | $In^2$             |
| $I_5 = 0$ | $I_6 = 1$ | $I_7 = 1$ | $In^3$             |
| $I_2 = 0$ | $I_1 = 0$ | $I_4 = 0$ | $In^4$             |
| $I_6 = 1$ | $I_2 = 1$ | $I_5 = 0$ | $In^5$             |
| $I_7 = 1$ | $I_5 = 0$ | $I_6 = 1$ | $In^6$             |
| $I_7 = 1$ | $I_7 = 1$ | $I_7 = 1$ | $In^7$             |

خود دارای ترتیبی از ورودی‌های است که دقیقاً متناظر با درخت مستقلی است که ترتیب کنترل‌های آن با ستون  $z$  ام ماتریس کنترل یکسان است. شایان ذکر است که اثری که از آن صحبت شد دارای دو عملگر تعريف شده است: عملگر ضرب ( $\vec{\square}$ ):

$$\circ \vec{x}_i = \bar{x}_i$$

$$1 \vec{x}_i = x_i$$

و عملگر جمع ( $\wedge$ ):

$$x_1 \wedge x_2 \wedge \dots \wedge x_m = x_1 x_2 \dots x_m = 11\dots 1 = I_{2^m-1}$$

و برای تابع سه متغیری داریم:

$$A \wedge \bar{B} \wedge \bar{C} = A \cdot \bar{B} \cdot \bar{C} = 100 = I_1$$

$$\bar{A} \wedge B \wedge C = \bar{A} \cdot B \cdot C = 011 = I_6$$

در اینجا نمونه‌ی از این عملیات، برای  $m = 3$  آمده است:

$$\begin{pmatrix} 0 & 0 & 0 \\ 1 & 0 & 0 \\ 0 & 1 & 0 \\ 1 & 1 & 0 \\ 0 & 0 & 1 \\ 1 & 0 & 1 \\ 0 & 1 & 1 \\ 1 & 1 & 1 \end{pmatrix}_{2^3 \times 3} \cdot \begin{pmatrix} A & B & C \\ B & C & A \\ C & A & B \end{pmatrix}_{3 \times 3} = \begin{pmatrix} I_0 & I_0 & I_0 \\ I_1 & I_2 & I_4 \\ I_2 & I_4 & I_1 \\ I_3 & I_6 & I_5 \\ I_4 & I_1 & I_2 \\ I_5 & I_2 & I_6 \\ I_6 & I_5 & I_3 \\ I_7 & I_7 & I_7 \end{pmatrix}_{2^3 \times 3}$$

چنان که مشاهده می‌کنید، ستون اول ماتریس ورودی‌ها بیان‌گر همان چیش ابتدایی و ذاتی ورودی‌ها به ازاء اعمال چیش کنترل اولیه (ستون اول ماتریس کنترل) است. ماتریس ورودی به طور ساده بیان می‌کند که اگر ستون  $z$  ام ماتریس کنترل به مدار اعمال شد، آنگاه ستون  $z$  ام ماتریس ورودی هم به عنوان ورودی به مدار اعمال خواهد شد؛ و به این ترتیب تمامی خصوصیات درخت‌های مستقل را در اختیار داریم.

در این روش مدل عملکرد را برای یک  $m$  پیدا می‌کنیم؛ مثلاً در مرور تابعی که در بخش قبلی بررسی شد در جدول ۲ می‌توان فرم‌های مختلف ورودی را به ازاء اعمال ترتیب‌های مختلفی از کنترل‌ها مشاهده کرد. رابطه‌ی زیر نیز طریقه‌ی پیدا کردن یک ترتیب مستقل از کنترل‌ها، از روی ترتیب مستقل دیگری از کنترل‌ها را، توسط قانون تزویج نشان می‌دهد.

$$\begin{aligned}
 u &= \bar{C}(\bar{B}(\bar{A}.a + A.b) + B(\bar{A}.c + A.d)) \\
 &+ C(\bar{B}(\bar{A}.e + A.f) + B(\bar{A}.g + A.h)) \Rightarrow F(A, B, C)
 \end{aligned}$$


ساده‌ترین حالت را پیشنهاد می‌کند. نتیجه‌ی نهایی اجرای الگوریتم را در شکل ۱۲ مشاهده می‌کنید. همانطور که ملاحظه می‌کنید در پیاده‌سازی جدید نسبت به پیاده‌سازی قبلی ۲۰٪ بیشتر ساده‌سازی انجام شده است. وضعیت پیاده‌سازی جدید از نظر فضای اشغالی و سرعت نیز نسبت به خروجی الگوریتم قدیمی به مرتبه بهتر است. در این پیاده‌سازی، دو ترانزیستور کمتر از پیاده‌سازی پیشین صرف شده است. در شیوه‌بی که ۱۲۳dd نام نهاده‌اند<sup>[۱۴]</sup> میزان بھبود در تعداد ترانزیستورهای مصرفی در درخت DCVS (بدون درنظر گرفتن جفت pFET) برایتابع

$$F = ۱۰۱۱۰۰۰۰ ۱۰۱۱۰۰۱۱ ۱۰۱۱ ۱۰۰۱ ۱۰۱۱ ۰۰۰۱$$


بیش از ۱۵٪ (از ۲۶ ترانزیستور به ۲۲ ترانزیستور) ذکر شده است، در صورتی که اگر تابع  $F$  را با روش نوین پیاده‌سازی کنیم، به ۱۶ ترانزیستور بیشتر نیاز نداریم، که این خود بھبودی تزدیک به ۳۴/۵٪، نسبت به پیاده‌سازی اولیه و ۲۷/۲٪ (از ۲۶ ترانزیستور به ۱۶ ترانزیستور)، نسبت به پیاده‌سازی معرفی شده در مرجع ۱۴ را نشان می‌دهد. در مثالی دیگر می‌توان به یک پیاده‌سازی نمونه اشاره کرد.<sup>[۱۵]</sup> که اگر آن را نیز طبق روش جدید پیاده کنیم به بھبودی معادل ۲۰٪ در تعداد ترانزیستور مصرفی دست خواهیم یافت. شایان ذکر است که این الگوریتم نیز همانند سایر الگوریتم‌های معرفی شده<sup>[۱۰-۱۸, ۱۱]</sup> در توابع متقارن ساده‌سازی را بیش از آنچه که در الگوریتم‌های اولیه انجام می‌گرفت انجام نمی‌دهد.

در جدول ۳ نتیجه‌ی آزمون و مقایسه‌ی الگوریتم پیشنهادی با الگوریتم‌های موجود در بسته CUDD (بسته دیاگرام تصمیم‌گیری دانشگاه کلورادو) نسخه ۱، ۲، ۳، ۵۱۲ مگابایتی و سیستم عامل UNIX، آورده شده است.


مدارات انتخاب شده برای انجام این مقایسه اغلب جز مدارهای  $F$  هستند. تابع  $F$  نامبرده شده در بالا را نیز نمونه‌ی ما



شکل ۱۲. نتیجه مرحله نهایی اجرای الگوریتم.



شکل ۱۰. الگوریتم نوین.



شکل ۱۱. درخت‌های مستقل (مرحله اول الگوریتم).

معرفی می‌کنیم. حال الگوریتم جدید را روی تابع  $f$  (که در قسمت دوم پیاده‌سازی شده بود) پیاده می‌کنیم. در شکل ۱۱ که مراحل تشکیل درخت‌های مستقل نشان داده شده است، هرکدام از اشکال آن یک درخت کاملاً مستقل از دیگری است.

با نگاهی به این درخت‌ها می‌توان دریافت که پس از ساده‌سازی توسط قوانین اول و دوم از میان درخت‌های مستقل فوق تنها شکل ۱۱ ب

زمانی لازم برای رسیدن به تمامی درخت‌های مستقل برابر است با:

$$(m-1) \left( \sum_{i=2}^{(m-1)} ((2^{m-i}) \cdot \tau_\mu) \right)$$

در رابطه‌ی فوق مشخص است که بخش جمع یک صورت از سری هندسی با قدر نسبت ۲ است، با در نظر گرفتن این خاصیت:

$$(m-1)(2^{m-1} - 3/5) \cdot \tau_\mu$$

حال اگر هزینه‌ی زمانی ساده‌سازی توسط قوانین اول و دوم برای هر درخت را ثابت، و برابر با  $\tau_\theta$  فرض کنیم، آنگاه هزینه‌ی زمانی عمل ساده‌سازی نیز برابر خواهد بود با:

$$m \cdot \tau_\theta$$

اگر از زمان مقایسه در برابر این زمان‌ها صرف نظر کنیم، آنگاه هزینه‌ی زمانی عمل ساده‌سازی بدین صورت خواهد بود:

$$(m-1)(2^{m-1} - 3/5) \cdot \tau_\mu + m \cdot \tau_\theta$$

این در حالی است که هزینه‌ی زمانی الگوریتم ارائه شده توسط محققان [۱۱] به صورت زیر است.

$$\sum_{i=1}^m (m-i) \cdot 2^{m-i}$$

پیچیدگی زمانی این الگوریتم و الگوریتم ما برابر با  $O(m \cdot 2^m)$  است. در یک روش ارائه شده [۷] پیچیدگی زمانی برابر با  $O(m! \cdot 2^m)$  است و در روشی دیگر [۱۳] پیچیدگی زمانی آن برابر با  $O(m^3 \cdot 3^m)$  می‌باشد. الگوریتم ارائه شده در این نوشتار ضمن برابر پیچیدگی زمانی با الگوریتم بهینه موجود، امکان ساده‌سازی بیشتر را نیز فراهم آورد.

#### ۴. نتیجه‌گیری

در این نوشتار پس از بررسی روش‌های متداول در پیاده‌سازی درخت پایین‌بر، الگوریتمی جدید بدین منظور پیشنهاد شد. این الگوریتم بهدلیل استفاده از قانون تزوییج، که در این نوشتار ارائه شد، توانست به ساده‌سازی بیشتر در پیاده‌سازی مدارات کمک کند (جدول ۳). این قانون که از آن به عنوان قانون سوم ساده‌سازی نیز نام بردایم، امکان ساده‌سازی بیشتر را توسط قوانین اول و دوم فراهم می‌آورد. ساده‌سازی در تابع سه‌متغیره‌ی که به عنوان نمونه پیاده شد، ۲۰٪ بیشتر از الگوریتم قبلی مشاهده شد. در سایر مقایسه‌های انجام گرفته با روش‌های معمول استفاده شده در بسته CUDD به حداکثر بهینه معادل ۳۹٪ نیز دست یافتیم. این در حالی است که الگوریتم معروف شده در این نوشتار از نظر هزینه (پیچیدگی) زمانی با بهترین الگوریتم موجود برابر دارد و هر دو از پیچیدگی زمانی  $O(m \cdot 2^m)$  برخوردارند.

جدول ۳. نتایج برای مدارات انتخابی .benchmark

| الگوریتم<br>بهبود | پیشنهادی     | الگوریتم‌های CUDD |              |              | مدارهای<br>benchmark |
|-------------------|--------------|-------------------|--------------|--------------|----------------------|
|                   |              | Window            | Sym.Sift     | Random       |                      |
|                   | تعداد گره‌ها | تعداد گره‌ها      | تعداد گره‌ها | تعداد گره‌ها |                      |
| %۲۰               | ۸            | ۱۱                | ۱۰           | ۱۱           | نمونه‌ی ما           |
| %۲۰               | ۷۴           | ۸۹                | ۹۴           | ۹۸           | 5xp1                 |
| -                 | ۲۵           | ۲۵                | ۲۵           | ۲۵           | 4sym                 |
| %۲۰               | ۱۵۸          | ۲۴۹               | ۱۹۹          | ۲۷۴          | alu2                 |
| %۷                | ۸۷           | ۱۱۱               | ۹۴           | ۱۰۵          | b12                  |
| %۳۹               | ۸۳           | ۱۳۶               | ۱۳۹          | ۱۳۶          | c8                   |
| %۳۶               | ۶۰           | ۱۰۸               | ۹۵           | ۱۰۸          | cc                   |
| %۵                | ۱۶           | ۱۹                | ۱۸           | ۱۷           | con1                 |
| -                 | ۱۷           | ۱۷                | ۱۷           | ۱۷           | rd53                 |
| -                 | ۴۲           | ۴۲                | ۴۲           | ۴۲           | rd84                 |
| %۳۶               | ۳۵           | ۶۴                | ۵۶           | ۵۵           | square5              |
| -                 | ۲۱           | ۲۱                | ۲۱           | ۲۱           | ۶۴۸۱                 |

(our-test) نامیده‌ایم. در ستون بهبود، در پیاده‌سازی برخی مدارات با هیچ کدام از الگوریتم‌ها بهبودی مشاهده نمی‌شود؛ بهبیان دقیق‌تر به عبارت بهتر تعداد گره‌ها در تمام پیاده‌سازی‌ها با هم برابرند که این امر نشان‌دهنده‌ی متقاضن بودن آن تابع است.

به عنوان مثال تابع جمع یا رقم‌نقلی در یک تمام‌جمع‌گر را در نظر بگیرید. از آنجاکه مقدار این توابع در ۴ میان‌ترم یک و در ۴ میان‌ترم باقی‌مانده صفر است، در پیاده‌سازی با هر الگوریتمی از نظر تعداد گره مورد استفاده نتیجه‌ی یکسانی حاصل خواهد شد.

#### بررسی پیچیدگی زمانی الگوریتم

هدف ما در این قسمت بررسی میزان هزینه‌ی زمانی این الگوریتم است. اگر هزینه‌ی زمانی هر عمل تزوییج  $\tau_\mu$  را فرض کنیم، هزینه زمانی عملیات تزوییج برای سطح نام برابر است با:

$$(2^{m-i}) \cdot \tau_\mu$$

در ضمن اگر عملیات تزوییج یکبار و به طور کامل روی درختی اجرا شود، هزینه‌ی زمانی آن برابر است با:

$$\sum_{i=2}^{(m-1)} ((2^{m-i}) \cdot \tau_\mu)$$

به راحتی قابل درک است که به منظور رسیدن به تمامی درخت‌های مستقل لازم است درخت اصلی چندین بار به طور کامل مذووج شود. این تعداد برای رسیدن به تمامی ترتیب‌ها برابر با  $(1-m)$  بار است. در نتیجه هزینه

## پانوشت

1. Differential Cascode Voltage Switch(DCVS)
2. dynamic DCVS
3. sample-set differential logic
4. enable/disable CMOS differential logic
5. differential current switch logic
6. gate
7. drain
8. latch
9. node (نقطه‌ی تماس شاخه‌ها با درخت)
10. bound-set
11. binary decision diagram

## منابع

1. K.M. Chu, D.L. Pulfrey, "A comparison of CMOS circuit techniques: differential cascode voltage switch logic versus conventional logic", *IEEE J. Solid-State Circuits*, **SC-22**(4), pp. 528-532 (Aug 1987).
2. K.M. Chu, D.L. Pulfrey, "Design procedures for differential cascode voltage switch logic circuits", *IEEE J. Solid-State Circuits*, **SC-21**(4), pp. 1082-1087 (Dec 1986).
3. Uyemura, CMOS Logic Circuit Design, Kluwer, ISBN 0-7923-8452-0 (1999).
4. O. Kavehie, K. Navi, "A novel 54x54-bit scalable multiplier architecture", Zanjan, Iran 13th *Iranian Conf. Electrical Engineering*, pp. 367-371 (May 2005).
5. F.S. Lai, W. Hwang, "Design and implementation of differential cascode voltage switch with pass-gate (DCVSPG) logic for high-performance digital systems", *IEEE J. Solid-State Circuits*, **32**(4), pp. 563-573 (April 1997).
6. O. Kavehie, K. Navi, "A new design for 27:2 compressor", 10th *Annual Computer Society of Iran on Computer Conf.*, Tehran, Iran (15-17 Feb. 2005).
7. T. Karoubalis, G.Ph.Alexiou, N. Kanopoulos, "Optimal synthesis of differential cascode voltage switch (DCVS) logic circuits using ordered binary decision diagrams (OBDDs)", *Proc. of Euro-DAC-95 with Euro-VHDL-95*, pp. 282-287, Brighton, UK (Sep 1995).
8. T.A. Grotjohn, B. Hoefflinger, "Sample-set differential logic (SSDL) for complex high- speed VLSI", *IEEE J. Solid-State Circuits*, **SC-21**(2) pp. 367-369 (April 1986).
9. R.E. Bryant, "Graph-Based algorithm for boolean function manipulation", *IEEE Trans. on Computers*, **35**(8), pp. 677-691 (Aug 1986).
10. S.W. Jeong, "Binary decision diagrams and their applications to implicit enumeration techniques in logic synthesis", PhD thesis, University of Colorado, (1992).
11. N. Kanopoulos, N. Vasanthavada, "Testing of differential cascode voltage switch (DCVS) circuits", *IEEE J. Solid-State Circuits*, **SC-25**(3), pp. 806-812 (June, 1990).
12. R. Nair, D. Brand, "Construction of optimal DCVS trees", *IBM T.J. Watson Research Center*, NY, Tech. Rep. RC11863 (1986).
13. S.J. Friedman, K.J. Supowit, "Finding the optimal variable ordering for binary decision diagrams", *IEEE Trans. on Computers*, **39**, Issue. 5, pp. 710-713 (May 1990).
14. A. Jaekel, "Constructing testable differential pass-transistor logic circuits", *Journal of Electronic and Computer Engineering*, **27**(2), PP. 83-87 (April 2002).
15. R.L. Ashenhurst, "The decomposition of switching functions", *Proceedings of the International Symposium on the Theory of Switching*, Part I (vol. XXIX, Ann. Computation Lab. Harvard), Harvard University Press, Cambridge, pp. 75-116 (1959).
16. M. Teslenko, A. Martinelli, E. Dubrova, "Bound-Set Preserving ROBDD Variable Orderings May Not Be Optimum", *IEEE Trans. on Computers*, **54**(2), pp. 236-237 (Feb 2005).
17. E. Dubrova, L. Macchiarulo, "A comment on graph-based algorithm for boolean function manipulation", *IEEE Trans. on Computers*, **49**(11), pp. 1290-1292 (Oct 2000).
18. L.G. Heller, et al., "Cascode voltage switch logic: a differential CMOS logic family", *ISSCC84 Digest*, pp. 16-17 (Feb. 1984).
19. D. Somasekhar, K. Roy, "Differential current switch logic: a low power DCVS logic family", *IEEE J. Solid-State Circuits*, **31**(7), pp. 981-991 (July 1996).
20. S.H. Lu, "Implementation of iterative networks with CMOS differential logic", *IEEE J. Solid-State Circuits*, **23**(4), pp. 1013-1017 (August 1988).
21. Fabio Somenzi, (CUDD v.2.3.1 Package) <ftp://vlsi.colorado.edu/pub/>.
22. Kettle N., King A., "An anytime symmetry detection algorithm for ROBDDs", *Asia and South Pacific Design Automation Conference*, , pp.243-248,UK (24-27 Jan. 2006).